[뉴스] 인텔, 7나노 차세대 제조 공정과 패키징 로드맵 공개?

▲ 인텔 온라인 행사 '액셀러레이티드' (출처 : 인텔)

인텔이 오는 26일 차세대 공정 및 프로세서 로드맵과 관련된 내용을 인텔의 온라인 행사인 '액셀러레이티드(Accelated)'에서 공개할 예정이다. 행사에는 인텔의 CEO인 팻 겔싱어(Pat Gelsinger)와 기술 개발 담당 수석 부사장 겸 총괄 책임자인 앤 켈러허(Dr. Ann Kelleher)가 참여한다.

구체적인 행사 내용은 공개하지 않았지만, 지난 3월 말 발표를 감안하면 이번 행사에서는 기존 10나노(nm) 공정 안정화 및 7나노(nm) 공정의 현 상황 및 차후 계획 그리고 출시를 앞둔 인텔 최초의 데스크탑 10나노(nm) CPU인 앨더 레이크(Alder Lake)와 관련된 내용이 담겨져 있을 것으로 예상된다.

팻 겔싱어는 지난 3월 말 온라인으로 진행된 '인텔 언리쉬: 미래를 설계하다' 행사를 통해 새로운 전략인 'IDM 2.0'을 공개하고 핵심 제품은 내부에서 제조하되 일부 제품은 외부 파운드리도 활용해 생산하겠다고 밝힌 바 있다. 인텔의 7나노(nm) 공정은 루머에 의하면 TSMC 기준 3나노에 가까운 공정이며, 200MTr/mm^2의 밀도를 보여준다고 알려져 있다.