[업계동향] TSMC의 3nm 노드: SRAM 스케일링이 없다는 것은 더 비싼 CPU와 GPU를 의미합니다

기사 원문 - https://www.tomshardware.com/news/no-sram-scaling-implies-on-more-expensive-cpus-and-gpus
　

WikiChip의 보고서에 따르면 TSMC의 SRAM Scaling이 엄청나게 느려졌습니다. 새로운 제조 노드의 경우 성능을 높이고 전력 소비를 줄이며 트랜지스터 밀도를 높일 것으로 기대합니다. 그러나 논리 회로는 최근 공정 기술로 잘 확장되고 있지만 SRAM 셀은 뒤처져 TSMC의 3nm급 생산 노드에서 축소가 거의 중단된 것으로 보입니다. 이것은 느린 SRAM 셀 영역 스케일링으로 인해 더 비싸질 가능성이 있는 향후 CPU, GPU 및 SoC의 주요 문제입니다.

SRAM 스케일링 속도 저하
TSMC 가 올해 초 N3 제조 기술을 공식적으로 발표 했을 때 새로운 노드가 N5(5nm급) 공정과 비교할 때 논리 밀도를 1.6배 및 1.7배 향상시킬 것이라고 말했습니다. IEDM(International Electron Devices Meeting)에서 발표된 TSMC 논문에서 정보를 얻은 WikiChip 에 따르면 신기술의 SRAM 셀은 N5에 비해 거의 확장되지 않는다는 사실이 밝혀지지 않았습니다.

TSMC의 N3은 0.0199µm^²의 SRAM 비트셀 크기를 특징으로 하며 이는 N5의 0.021µm^²SRAM 비트셀에 비해 불과 5% 더 작습니다. 개선된 N3E는 0.021 µm^² SRAM 비트셀(대략 31.8 Mib/mm^²로 변환됨)과 함께 제공되므로 N5에 비해 스케일링이 전혀 없음을 의미하므로 상황이 더 나빠집니다.

한편 Intel의 Intel 4(원래 7nm EUV라고 함)는 SRAM 비트셀 크기를 0.0312µm^²에서 0.024µm^²로 줄입니다. ^²는 TSMC의 HD SRAM 밀도보다 약간 뒤떨어집니다.

또한 WikiChip 은 포크시트 트랜지스터가 있는 '2nm 노드 이상'에서 약 60 Mib/mm^²의 SRAM 밀도를 보여준 Imec 프레젠테이션을 회상합니다. 이러한 공정 기술은 몇 년이 걸리고 지금은 칩 설계자들이 Intel과 TSMC가 광고하는 SRAM 밀도로 프로세서를 개발해야 할 것입니다.

최신 칩의 SRAM 부하
최신 CPU, GPU 및 SoC는 많은 양의 데이터를 처리할 때 다양한 캐시에 많은 SRAM을 사용하며 특히 다양한 AI(인공 지능) 및 ML(기계 학습) 워크로드의 경우 메모리에서 데이터를 가져오는 것은 매우 비효율적입니다. 하지만 요즘에는 스마트폰용 범용 프로세서, 그래픽 칩, 애플리케이션 프로세서에도 엄청난 양의 캐시를 탑재하고 있습니다. AMD의 Ryzen 9 7950X는 총 81MB의 캐시를 탑재한 반면 Nvidia의 AD102는 Nvidia가 공개한 다양한 캐시에 최소 123MB의 SRAM을 사용합니다.

앞으로 캐시와 SRAM의 필요성은 증가할 것이지만 N3(일부 제품에만 사용하도록 설정됨)와 N3E를 사용하면 SRAM이 차지하는 다이 영역을 줄이고 새 제품의 높은 비용을 완화할 방법이 없습니다. N5와 비교한 노드. 본질적으로 이는 고성능 프로세서의 다이 크기가 증가하고 비용도 증가한다는 것을 의미합니다. 한편, 논리 셀과 마찬가지로 SRAM 셀도 결함이 발생하기 쉽습니다. 어느 정도 칩 설계자는 N3의 FinFlex 혁신(성능, 전력 또는 영역에 대해 최적화하기 위해 블록에서 다양한 종류의 FinFET을 혼합 및 일치)으로 더 큰 SRAM 셀을 완화할 수 있지만 현재로서는 어떤 종류인지 추측할 수 있을 뿐입니다. 이것이 가져올 과일의.

TSMC는 N5에 비해 SRAM 비트셀 크기를 축소할 것을 약속하는 밀도 최적화된 N3S 프로세스 기술을 가져올 계획이지만 이는 2024년경에 발생할 예정이며 AMD, Apple, 엔비디아와 퀄컴.

완화?
비용 측면에서 SRAM 영역 스케일링 속도 저하를 완화하는 방법 중 하나는 다중 칩렛 설계로 전환하고 더 저렴한 노드에서 만든 별도의 다이로 더 큰 캐시를 분해하는 것입니다. 이것은 AMD가 3D V-Cache로 수행하는 작업이지만 (현재로서는) 약간 다른 이유가 있습니다. 또 다른 방법은 eDRAM 또는 FeRAM과 같은 대체 메모리 기술을 캐시에 사용하는 것이지만 후자는 고유한 특징이 있습니다.

어쨌든 3nm 이상에서 FinFET 기반 노드로 SRAM 스케일링 속도를 늦추는 것이 향후 몇 년 동안 칩 설계자에게 주요 과제로 보입니다.